

Análise de Timing (Setup / Hold)

1. Arquivos de origem

Arquivo	Papel
output_files/coprocessador.sta.summary	Setup/Hold/Pulse Width por clock
output_files/coprocessador.sta.rpt	Detalhes, Fmax, mensagens de constraints
output_files/coprocessador.fit.rpt	Modelo de timing Final; device

2. Setup (Slow 1100 mV 85 °C)

Clock	Slack (ns)	TNS (ns)	Situação
clk_pix (meu_pll divclk)	-94,472	-1.379,975	Setup falhando
clk ~100 MHz (pllpara100)	+1,601	0,000	OK
CLOCK_50	+13,299	0,000	OK

3. Hold (Slow 1100 mV 85 °C)

Clock	Slack (ns)	TNS	Situação
clk_pix (meu_pll)	+0,317	0	OK
pllpara100	+0,385	0	OK
CLOCK_50	+0,361	0	OK

Hold está positivo em todos os clocks reportados (modelo lento 85 °C). Minimum Pulse Width também com slack positivo.

4. Modelo 0 °C (setup)

No modelo Slow 1100 mV 0 °C, o setup de clk_pix continua negativo (slack $\approx -92,8$ ns, TNS ≈ -1.355 ns). CLOCK_50 e pllpara100 permanecem positivos. Isso confirma que o problema está concentrado no domínio do pixel clock.

5. Conclusão de timing

Hold OK. Setup OK em CLOCK_50 e no clock ~100 MHz. Setup de clk_pix não fecha no relatório atual, em grande parte por constraints incompletas e, possivelmente, caminho combinacional longo.